PCB LAYOUT設計規(guī)范:
1.PCB布線與布局隔離準則:強弱電流隔離、大小電壓隔離,高低頻率隔離、輸入輸出隔離、數(shù)字模擬隔離、輸入輸出隔離,分界標準為相差一個數(shù)量級。隔離方法包括:空間遠離、地線隔開。
2.晶振要盡量靠近IC,且布線要較粗
3.晶振外殼接地
4.時鐘布線經(jīng)連接器輸出時,連接器上的插針要在時鐘線插針周圍布滿接地插針
5.讓模擬和數(shù)字電路分別擁有自己的電源和地線通路,在可能的情況下,應盡量加寬這兩部分電路的電源與地線或采用分開的電源層與接地層,以便減小電源與地線回路的阻抗,減小任何可能在電源與地線回路中的干擾電壓
6.單獨工作的PCB的模擬地和數(shù)字地可在系統(tǒng)接地點附近單點匯接,如電源電壓一致,模擬和數(shù)字電路的電源在電源入口單點匯接,如電源電壓不一致,在兩電源較近處并一1~2nf的電容,給兩電源間的信號返回電流提供通路
7.如果PCB是插在母板上的,則母板的模擬和數(shù)字電路的電源和地也要分開,模擬地和數(shù)字地在母板的接地處接地,電源在系統(tǒng)接地點附近單點匯接,如電源電壓一致,模擬和數(shù)字電路的電源在電源入口單點匯接,如電源電壓不一致,在兩電源較近處并一1~2nf的電容,給兩電源間的信號返回電流提供通路 一文通關!PCB多層板層壓工藝。fpc軟性線路板廠家
高頻高速PCB設計中,添加測試點會不會影響高速信號的質(zhì)量?
會不會影響信號質(zhì)量要看加測試點的方式和信號到底多快而定?;旧贤饧拥臏y試點(不用在線既有的穿孔(viaorDIPpin)當測試點)可能加在在線或是從在線拉一小段線出來。
前者相當于是加上一個很小的電容在在線,后者則是多了一段分支。這兩個情況都會對高速信號多多少少會有點影響,影響的程度就跟信號的頻率速度和信號緣變化率(edgerate)有關。
影響大小可透過仿真得知。原則上測試點越小越好(當然還要滿足測試機具的要求)分支越短越好。 美國fpc為什么要導入類載板類載板更契合SIP封裝技術要求。
PCB多層板LAYOUT設計規(guī)范之三:
19.在正式布線之前,首要的一點是將線路分類。主要的分類方法是按功率電平來進行,以每30dB功率電平分成若干組
20.不同分類的導線應分別捆扎,分開敷設。對相鄰類的導線,在采取屏蔽或扭絞等措施后也可歸在一起。分類敷設的線束間的**小距離是50~75mm
21.電阻布局時,放大器、上下拉和穩(wěn)壓整流電路的增益控制電阻、偏置電阻(上下拉)要盡可能靠近放大器、有源器件及其電源和地以減輕其去耦效應(改善瞬態(tài)響應時間)。
22.旁路電容靠近電源輸入處放置
23.去耦電容置于電源輸入處。盡可能靠近每個IC
24.PCB基本特性阻抗:由銅和橫切面面積的質(zhì)量決定。具體為:1盎司0.49毫歐/單位面積電容:C=EoErA/h,Eo:自由空間介電常數(shù),Er:PCB基體介電常數(shù),A:電流到達的范圍,h:走線間距電感:平均分布在布線中,約為1nH/m盎司銅線來講,在0.25mm(10mil)厚的FR4碾壓下,位于地線層上方的)0.5mm寬,20mm長的線能產(chǎn)生9.8毫歐的阻抗,20nH的電感及與地之間1.66pF的耦合電容。
PCB四層板的疊層
1.SIG-GND(PWR)-PWR(GND)-SIG;
2.GND-SIG(PWR)-SIG(PWR)-GND;
以上兩種疊層設計,潛在的問題是對于傳統(tǒng)的1.6mm(62mil)板厚。層間距將會變得很大,不僅不利于控制阻抗,層間耦合及屏蔽;特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲
第一種方案,通常應用于板上芯片較多的情況。此方案可得到較好的SI性能,對于EMI性能來說并不是很好,主要要通過走線及其他細節(jié)來控制。注意:地層放在信號**密集的信號層的相連層,利于吸收和抑制輻射;增大板面積,體現(xiàn)20H規(guī)則。
第二種方案,應用于板上芯片密度足夠低和芯片周圍有足夠面積(放置所要求的電源覆銅層)的場合。此種方案PCB的外層均為地層,中間兩層均為信號/電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低,也可通過外層地屏蔽內(nèi)層信號輻射。從EMI控制的角度看,是現(xiàn)有的比較好4層PCB結(jié)構(gòu)。
注意:中間兩層信號、電源混合層間距要拉開,走線方向垂直,避免出現(xiàn)串擾;適當控制板面積,體現(xiàn)20H規(guī)則;如要控制走線阻抗,上述方案要非常小心地將走線布置在電源和接地鋪銅的下邊。另外,電源或地層上的鋪銅之間盡可能地互連一起,以確保DC和低頻的連接性 PCB單面板、雙面板、多層板傻傻分不清?
PCB多層板LAYOUT設計規(guī)范之二十八-器件選型:
247.鐵氧體夾MHz頻率范圍的共模(CM)、差模(DM)衰減達10-20dB
248.二極管選用:肖特基二極管:用于快速瞬態(tài)信號和尖脈沖保護;齊納二極管:用于ESD(靜電放電)保護;過電壓保護;低電容高數(shù)據(jù)率信號保護瞬態(tài)電壓抑制二極管(TVS):ESD激發(fā)瞬時高壓保護,瞬時尖脈沖消減變阻二極管:ESD保護;高壓和高瞬態(tài)保護
249.集成電路:選用CMOS器件尤其是高速器件有動態(tài)功率要求,需要采取去耦措施以便滿足其瞬時功率要求。高頻環(huán)境中,引腳會形成電感,數(shù)值約為1nH/1mm,引腳末端也會向后呈小電容效應,大約有4pF。表貼器件有利于EMI性能,寄生電感和電容值分別為0.5nH和0.5pF。放射狀引腳優(yōu)于軸向平行引腳;TTL與CMOS混合電路因為開關保持時間不同,會產(chǎn)生時鐘、有用信號和電源的諧波,因此比較好選擇同系列邏輯電路。未使用的CMOS器件引腳,要通過串聯(lián)電阻接地或者接電源。
250.濾波器的額定電流值取實際工作電流值的1.5倍。
251.電源濾波器的選擇:依據(jù)理論計算或測試結(jié)果,電源濾波器應達到的插損值為IL,實際選型時應選擇插損為IL+20dB大小的電源濾波器。 pcb是怎么設計4層多層板的?蘇州軟硬結(jié)合板板廠
PCB四層板的疊層?歡迎來電咨詢。fpc軟性線路板廠家
PCB多層板LAYOUT設計規(guī)范之二十:
178.在單片機I/O口,電源線,電路板連接線等關鍵地方使用抗干擾元件 如磁珠、磁環(huán)、電源濾波器,屏蔽罩,可顯著提高電路的抗干擾性能
179.對于單片機閑置的I/O口,不要懸空,要接地或接電源。其它IC的閑置 端在不改變系統(tǒng)邏輯的情況下接地或接電源
180.對單片機使用電源監(jiān)控及看門狗電路,如:IMP809,IMP706,IMP813, X25043,X25045等,可大幅度提高整個電路的抗干擾性能。
181.在速度能滿足要求的前提下,盡量降低單片機的晶振和選用低速數(shù)字 電路
182.如有可能,在PCB板的接口處加RC低通濾波器或EMI抑制元件(如磁珠、信號濾波器等),以消除連接線的干擾;但是要注意不要影響有用信號的傳輸
183.時鐘輸出布線時不要采用向多個部件直接串行地連接〔稱為菊花式連接〕;而應該經(jīng)緩存器分別向其它多個部件直接提供時鐘信號
184.延伸薄膜鍵盤邊界使之超出金屬線12mm,或者用塑料切口來增加路徑長度。
185.在靠近連接器的地方,要將連接器上的信號用一個L-C或者磁珠-電容濾波器接到連接器的機箱地上。
186.在機箱地和電路公共地之間加入一個磁珠。 fpc軟性線路板廠家
深圳市賽孚電路科技有限公司是一家有著先進的發(fā)展理念,先進的管理經(jīng)驗,在發(fā)展過程中不斷完善自己,要求自己,不斷創(chuàng)新,時刻準備著迎接更多挑戰(zhàn)的活力公司,在廣東省等地區(qū)的電子元器件中匯聚了大量的人脈以及**,在業(yè)界也收獲了很多良好的評價,這些都源自于自身不努力和大家共同進步的結(jié)果,這些評價對我們而言是比較好的前進動力,也促使我們在以后的道路上保持奮發(fā)圖強、一往無前的進取創(chuàng)新精神,努力把公司發(fā)展戰(zhàn)略推向一個新高度,在全體員工共同努力之下,全力拼搏將共同深圳市賽孚電路科技供應和您一起攜手走向更好的未來,創(chuàng)造更有價值的產(chǎn)品,我們將以更好的狀態(tài),更認真的態(tài)度,更飽滿的精力去創(chuàng)造,去拼搏,去努力,讓我們一起更好更快的成長!
ABOUT US
柳州市山泰氣體有限公司